什么是 Autonomous PCIe HIP 模式?
在“如何确保 FPGA PCIe 的启动时间满足 PC 机的要求?”一文中,我们了解到使用 Autonomous PCIe HIP Mode 是一种真正意义上缩短 FPGA PCIe 启动时间的最佳常规方法(PS: 器件必须支持使用 Autonomous PCIe HIP Mode)。
什么是 Autonomous PCIe HIP 模式?
在配置 Intel FPGA 时,FPGA 首先会接收 periphery image 的配置码流,然后再接收 Core image 配置码流。配置完成后,FPGA 进入user mode。
而在 Autonomous PCIe HIP 模式下,PCIe Hard IP 在 periphery image 配置完后,即在配置Core image时就能正常工作。待完成Link Training 后,PCIe Hard IP就能在 Host 启动的100ms内完成响应, 而不用等到 Core image 配置完进入user mode后才开始。显然,这样就减少了FPGA PCIe的启动时间。
Autonomous PCIe HIP模式对 FPGA PCIe的启动时间有何影响?
Autonomous PCIe HIP Mode 和 CvP Initialization 的模式是类似的。如下以 CvP 的两张图类比说明 Autonomous PCIe HIP Mode 对 PCIe 启动时间的影响。
1
Autonomous PCIe HIP Mode :只需配置 Periphery image ,Hard PCIe 就开始正常工作
2
非Autonomous PCIe HIP Mode : 需要配置 Full image ,Hard PCIe 才开始工作
所以,使能 Autonomous PCIe HIP Mode 可以减少配置 (Full image - Periphery image)数量的配置数据时间,从而大大缩短 FPGA PCIe 的启动时间。
如何开启Autonomous PCIe HIP Mode?
如下图所示:在 Quartus 工程中设置勾选一下即可。
Notes
1. FPGA PCIe 设计必须使用 PCIe Hard IP;
2. 使用的 FPGA 器件必须支持 Autonomous PCIe HIP Mode(Cyclone V、Arria V 、Stratix V、Arria 10 、Stratix 10 等系列都支持该模式);
3.更多参考:
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_a10_cvp_prop.pdf
Autonomous PCIe HIP 模式下,如何具体计算 PCIe Active 的时间?
敬请期待下期!
扫描下方二维码,关注“友晶FPGA”
抖音:TerasicFPGA
vlog:Terasicfpga
微博:友晶科技
精彩同步~
点“在看”给我一朵小黄花